Journal de la science de l'énergie nucléaire et de la technologie de production d'électricité

Mise en œuvre d'un contrôleur de chute de tension programmable Vlsi

Meenaakshi Sundhari RP, P. Anantha Christu Raj, D Haripriya, Vishal Moyal, S. Ravikumar et Chandra Mukherjee

Cette étude propose un nouveau réseau de portes de zone d'entraînement synchronisé (FPGA), pour minimiser la consommation d'électricité. L'architecture bit-série simultanée est illustrée dans la figure pour minimiser la consommation d'énergie et la synchronisation temporelle des structures de commutation. Les chercheurs proposent un système de contrôle d'énergie à granularité fine avec chaque base de données de recherche pour minimiser l'énergie statique par la longueur du canal, qui est désormais équivalente à celle dynamique (LUT). Un processeur de 90 nm est le VLSI programmable sur site prévu. Sa consommation d'électricité est de 42 % inférieure à celle de la conception séquentielle.