Journal de génie électrique et de technologie électronique

Une méthodologie de modélisation alternative pour les interconnexions utilisées dans les circuits intégrés CMOS à grande vitesse

M�nico Linares-Aranda, Reydezel Torres-Torres et Oscar Gonz�lez-D�az

Une méthodologie de modélisation alternative pour les interconnexions utilisées dans les circuits intégrés CMOS à grande vitesse

Dans cet article, une méthodologie de modélisation alternative pour les interconnexions sur puce utilisées dans les systèmes sur puce à haut débit est proposée. La méthodologie est développée à partir de mesures de paramètres S de lignes microruban sur puce, fabriquées sur un substrat de silicium en utilisant une technologie complémentaire métal-oxyde-semiconducteur de 0,35 μm, afin de déterminer les modèles de circuits efficaces et les paramètres dépendants de la fréquence utilisés pour représenter le retard et les pertes associés aux lignes d'interconnexion. Une équation qui permet de déterminer analytiquement le nombre optimal de sections pour un modèle équivalent distribué RLC pour représenter avec précision une ligne d'interconnexion dans des plages de fréquences spécifiques est dérivée. La méthodologie de modélisation a été appliquée à des lignes d'interconnexion de plusieurs longueurs, et jusqu'à 35 GHz, obtenant de bonnes corrélations entre les expériences de simulation.